串行及并行接口SRAM区别之处

外置SRAM通常配有一个并行接口。考虑到大多数基于SRAM的应用的存储器要求，选择并行接口并不令人惊讶。对于已经(和仍在)使用SRAM的高性能(主要是缓存)应用而言，与串行接口相比，并行接口拥有明显优势。但这种情况似乎即将改变。
 
虽然能够提供高于串行接口的性能，但并行接口也有劣势。其中比较明显的是，无论是从电路板空间还是从引脚数要求的角度而言，并行接口的尺寸远远大于串行接口。例如一个简单的4Mb SRAM最多可能需要43个引脚才能与一个控制器相连。在使用一个4Mb SRAM时，我们的要求可能如下：
 
A.最多存储256K的16位字
 
B.最多存储512K的8位字

对于“A”，我们需要使用18个引脚来选择一个地址(因为存在2^18种可能)，并另需使用16个引脚来进行实际上的数据输入/输出。除了这34个引脚之外，使能我们还需要更多连接来实现使能芯片、使能使能输出、使能使能写入等功能。对于“B”，我们需要的引脚相对较少：19个引脚用于选择地址，8个用于输入/输入。但开销(使能芯片、使能写入等)保持不变。对于一个容纳这些引脚的封装而言，仅从面积的角度而言，其尺寸已经很大。
 
一旦地址被选择后，一个字(或其倍数)将被快速读取或写入。对于需要较高存取速度的应用而言，这些SRAM是理想选择。在使用SRAM的大多数常见系统中，这种优势使得“太多引脚”的劣势变得可以忽略不计，这些系统的控制器需要执行极其复杂的功能，因此需要一个很大的缓存。过去这些控制器通常较大，配有足够的接口引脚。控制器较小、引脚较少的应用不得不凑合使用嵌入式RAM。
 
在一个配备串行接口的存储器芯片中，位元是被串行存取的(一次存取1位到4位)。与并行接口相比，这使得串行接口更加简单和小巧，但通常吞吐量也更小。这个劣势让大多数使用SRAM的系统弃用了串行接口。尽管如此新一代应用的存储器要求有可能很快打破引脚数和速度之间的平衡。

关键词：SRAM